skip to main content
訪客
個人書架
我的帳戶
登出
登入
This feature requires javascript
檢索首頁
圖書館首頁
電子期刊
引用參考文獻查詢
指定參考書查詢
新書通報
標籤查詢
線上輔助
語言:
English
繁體中文
This feature required javascript
This feature requires javascript
Primo Search
館藏+文章
館藏+文章
館藏
查館藏
文章
查文章
機構典藏
機構典藏
Search For:
Clear Search Box
Search in:
館藏
Or hit Enter to replace search target
Or select another collection:
Search in:
館藏
進階檢索
瀏覽查詢
This feature requires javascript
資源種類
criteria input
圖書
期刊
視聽資料
全部館藏
顯示結果:
criteria input
包含在我的檢索語句內
完全相同
起始以
顯示結果:
查詢種類 索引
criteria input
任何地方
題名
ISBN
ISSN
Show Results with:
題名
Show Results with:
任何地方
題名
ISBN
ISSN
This feature requires javascript
適用於雙輸出可程式化邏輯陣列的技術映射 = Technology Mapping for Dual-Output LUT-Based FPGAs
鄭晉昌 國立臺南大學 資訊工程學系碩士班. 2023[民112]
可在
府城總館
2樓參考書區
(DC CSIE 111007 )
取得
(請點選下列選項)
This feature requires javascript
館藏地
詳細格式
評論和標籤
相關文章推薦
FullText@NUTN
虛擬書架
This feature requires javascript
傳送到
加入個人書架
從個人書架中移除
E-mail
列印
永久連結
引用
EndNote
導出 RiS
This feature requires javascript
題名:
適用於雙輸出可程式化邏輯陣列的技術映射 = Technology Mapping for Dual-Output LUT-Based FPGAs
著者:
鄭晉昌
國立臺南大學 資訊工程學系碩士班.
主題:
可程式化邏輯陣列
;
FPGA
描述:
在當今的可規劃邏輯陣列 (Field Programmable Gate Array, 簡稱FPGA) 的市場中,配備有雙輸出查值表 (Lookup Table, 簡稱 LUT)已然佔據領導地位。相較於傳統僅配備單輸出查值表,配備雙輸出查值表的優勢在於,在滿足與輸入相關的限制下,其查值表可彈性地以一個大尺寸的查值表運作或分解為兩個小尺寸的查值表。 在傳統那些運用於植基於查值表的可規劃邏輯陣列 (LUT-Based FPGAs) 之電腦輔助設計流程中,技術映射階段 (一個攸關數位電路最終所占用的面積、延遲的多寡、消耗的能源與可繞線度的階段) 所產生的網表 (netlist) 僅包含單輸出查值表。然而,傳統的流程並未考慮「雙輸出查值表」的架構。有鑑於此,為了讓時下主流的可規劃邏輯陣列能發揮其應有的能力,我們需要搭載雙輸出查值表的可規劃邏輯陣列的電腦輔助設計。 本論文提出兩個單輸出查表合併到一個雙輸出查表的演算法。實驗結果顯示,我們所提出的演算法能減少電路所需的面積。
In the Field Programmable Gate Array (FPGA) market, models that feature dual-output lookup table (LUT) now predominate. The advantage of dual-output LUT lies in its flexibility because, under input-related constraints, it can act as either one large-sized LUT or two small-sized LUTs. In an ordinary computer-aided design (CAD) flow for LUT-based FPGAs, a netlist of single-output LUTs is produced following the technology mapping phase, a phase that is critical in a digital circuit’s area usage, delay (electricity traveling distance, i.e. performance), power consumption, and routability. Nevertheless, such an ordinary CAD flow assumes that FPGAs only being equipped with single-output LUT, hence the flow does not take into account modern FPGAs’ native dual-output LUTs. This can lead a modern FPGA to underachieve in its designed capability of adapting performance, power consumption, and routability. As a result, in order to find ways to help modern FPGA models attain their full potential, many CAD flows and algorithms that target the FPGAs with in-built dual-output LUTs have been widely proposed. And in this dissertation, we present algorithms to generate single-output LUTs and pack two single-output LUTs into one dual-output LUT. Experimental results show that our proposed algorithms need less area compared to the other methods.
出版者:
碩士論文--國立臺南大學資訊工程學系碩士班.
建立日期:
2023[民112]
格式:
[15],36頁 : 圖,表 ; 30公分..
語言:
英文
資源來源:
NUTN ALEPH
連結
連結圖書館目錄
This feature requires javascript
This feature requires javascript
返回到檢索清單
This feature requires javascript
This feature requires javascript
正在檢索遠程資料庫,請稍等
查詢:
在
scope:("NUTN"),scope:(NUTN_ALEPH)
顯示現有記錄
This feature requires javascript
This feature requires javascript